(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-293618

(43)公開日 平成8年(1996)11月5日

(51) Int.Cl.8

H01L 29/861

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/91

D L

審査請求 未請求 請求項の数2 OL (全 12 頁)

(21)出願番号

(22)出願日

特顯平7-95499

平成7年(1995)4月20日

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大村 一郎

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 四戸 孝

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 高耐圧半導体素子

(57)【要約】

【目的】逆回復時に接合終端部が高電圧・高電流密度に なるのを防止して、安全動作領域を広げるとと。

【構成】 n型ベース層 1 の表面に p型エミッタ層 4 を囲むように p型拡散層 7 を形成する。この p型拡散層 7 は p型エミッタ層 4 に接しないように形成する。 p型拡散層 7 と p型エミッタ層 4 との間の n型ベース層 1 上に絶縁膜 8 を介してアノード電極 5 と一体的に形成された電極 1 0 を配設する。



【特許請求の範囲】

【請求項1】第1導電型半導体層と、

この第1導電型半導体層の表面に選択的に形成され、前 記第1導電型半導体層とともにダイオードを構成する第 1の第2導電型半導体層と、

前記第1導電型半導体層の表面に前記第1の第2導電型 半導体層に接しずに前記第1の第2導電型半導体層を囲 むように形成された第2の第2導電型半導体層と、

前記第1の第2導電型半導体層に設けられた第1の主電

前記第1導電型半導体層に設けられた第2の主電極と、 前記第1の第2導電型半導体層と前記第2の第2導電型 半導体層との間の前記第1導電型半導体層上に絶縁膜を 介して配設された第3の電極とを具備してなることを特 徴とする髙耐圧半導体素子。

【請求項2】第1導電型半導体層と、

この第1導電型半導体層の表面に選択的に形成され、前 記第1導電型半導体層とともに第1のダイオードを構成 する第1の第2導電型半導体層と、

前記第1導電型半導体層の表面に、前記第1の第2導電 20 型半導体層に接しずに前記第1の第2導電型半導体層を 囲むように形成された第2の第2導電型半導体層と、

前記第1の第2導電型半導体層に設けられた第1の主電 極と、

前記第1導電型半導体層に設けられた第2の主電極と、 アノード側が前記第2の第2導電型半導体層に接続さ れ、カソード側が前記第1の主電極に接続された第2の ダイオードとを具備してなることを特徴とする高耐圧半 導体素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダイオード構造を有す る高耐圧半導体素子に関する。

[0002]

【従来の技術】従来より、種々の高耐圧半導体素子が使 用されている。図23に従来の髙耐圧半導体素子の一例 として高耐圧ダイオードの断面図を示す。この図23に は、オン状態における素子内の電流密度」の分布も示さ れている。

【0003】図中、91は髙抵抗のn型ベース層を示し ており、とのn型ベース層91の表面にはp型エミッタ 層94が選択的に拡散形成され、一方、n型ベース層9 1の裏面にはn型エミッタ層92が拡散形成されてい る。p型エミッタ層94にはアノード電極95が設けら れ、n型エミッタ層92にはカソード電極93が設けら れている。

【0004】また、この高耐圧ダイオードには、以下の ような接合終端構造が形成されている。すなわち、n型 ベース層91の表面には耐圧を高めるための高濃度の深 ようにp型エミッタ層94に接して形成されている。

【0005】また、n型ベース層91の表面にはアノー ド・カソード間に逆バイアス電圧がかかったときに空乏 層が基板端にまで広がるのを防止するための高濃度のn 型ストッパ層96が形成されている。

【0006】とのように構成された高耐圧ダイオードに 順パイアス電圧を与えてオン状態にすると、p型ガード リング層97がアノード電極95と電気的に接続されて いるため、p型ガードリング層97からも正孔の注入が 起とる。さらに、p型ガードリング層97は濃度が高 く、拡散深さが深いため、p型ガードリング層97はp 型エミッタ層94よりも高い効率で正孔を注入する。

【0007】このようにp型ガードリング層97の正孔 注入効率が高くなる結果、p型ガードリング層97に電 流 I が集中し、p型ガードリング層97の電流密度は高 くなる。

【0008】図24は、図23のダイオードの素子部A および接合終端部(p型ガードリング層97)Bにおけ る電流密度Jとアノード・カソード間の電圧Vとの関係 を示す特性図である。図中、V1は図23の電流密度分 布が得られた電圧を示している。

【0009】電流密度Jが低い電圧領域(V<V1)で は、電圧Vが低いほど素子部Aを主に電流が流れ、素子 全体に均一に電流が流れる。一方、電流密度」が高い電 圧領域(V>V1)では、電圧Vが高いほど接合終端部 Bを主に電流が流れ、その結果、接合終端部Bに電流が 集中する。したがって、大電流を流すために電圧Vを大 きくするほど接合終端部Bに電流が集中する。

【0010】とのような電流集中が生じているオン状態 30 から、オフ状態に切り替えると(リバースリカバリ)、 接合終端部は高電圧・高電流密度の状態になる。とのよ うな状態は素子破壊を招く原因となる。このため、従来 の高耐圧ダイオードでは電圧Vを大きくできず、安全動 作領域が著しく制限されるという問題があった.

[0011]

【発明が解決しようとする課題】上述の如く、従来の髙 耐圧ダイオードはオン状態のときに接合終端部に電流が 集中し、オン状態からオフ状態に切り替えた時(逆回復 時)に接合終端部が高電圧・高電流密度の状態になるた め、素子破壊が起こり易く、安全動作領域が著しく制限 されるという問題があった。本発明は、上記事情を考慮 してなされたもので、その目的とするところは、従来よ りも、安全動作領域の広い高耐圧半導体素子を提供する ことにある。

[0012]

【課題を解決するための手段】上記の目的を達成するた めに、本発明に係る半導体装置(請求項1)は、第1導 電型半導体層と、この第1導電型半導体層の表面に選択 的に形成され、前記第1導電型半導体層とともにダイオ いp型ガードリング層97がp型エミッタ層94を囲む 50 ードを構成する第1の第2導電型半導体層と、前記第1

導電型半導体層の表面に前記第1の第2導電型半導体層 に接しずに前記第1の第2導電型半導体層を囲むように 形成された第2の第2導電型半導体層と、前記第1の第 2 導電型半導体層に設けられた第1の主電極と、前記第 1 導電型半導体層に設けられた第2の主電極と、前記第 1の第2.導電型半導体層と前記第2の第2.導電型半導体 層との間の前記第1導電型半導体層上に絶縁膜を介して 配設された第3の電極とを備えたことを特徴とする。

【0013】本発明に係る他の半導体装置(請求項2) は、第1導電型半導体層と、この第1導電型半導体層の 10 表面に選択的に形成され、前記第1導電型半導体層とと もに第1のダイオードを構成する第1の第2導電型半導 体層と、前記第1導電型半導体層の表面に、前記第1の 第2導電型半導体層に接しずに前記第1の第2導電型半 導体層を囲むように形成された第2の第2導電型半導体 層と、前記第1の第2導電型半導体層に設けられた第1 の主電極と、前記第1導電型半導体層に設けられた第2 の主電極と、アノード側が前記第2の第2導電型半導体 層に接続され、カソード側が前記第1の主電極に接続さ れた第2のダイオードとを備えたことを特徴とする。 【0014】 ここで、第3の電極は、第1の主電極と電

気的に接続されていることが好ましい。第3の電極は、 第1の主電極と一体的に形成されていることが好まし いり

【0015】上記絶縁膜の厚さは0.5μm以下である ことが好ましい。第1の第2導電型半導体層と第2の第 2導電型半導体層との距離は、上記絶縁膜の厚さの30 倍以上であることが好ましい。

【0016】上記絶縁膜は熱酸化膜であることが好まし い。第2の第2導電型半導体層は、第1の第2導電型半 導体層よりも深く形成されていることが好ましい。

【0017】第2の第2導電型半導体層の表面不純物濃 度は、第1の第2導電型半導体層の実質的な表面不純物 濃度よりも高いことが好ましい。第2の第2導電型半導 体層の不純物総量は、第1の第2導電型半導体層の実質 的な不純物総量よりも多いことが好ましい。

【0018】第2の第2導電型半導体層は、第1導電型 半導体層の表面に拡散形成したものでも良いし、第1導 電型半導体層の表面に溝を形成し、この溝内に第2導電 型の不純物を含む半導体層を埋め込んだものでも良い。 【0019】また、本発明の変形例としては、第1の第 2 導電型半導体層を形成せず、第1 導電型半導体層に第 1の主電極をショットキー接合させたものがある。ま た、本発明の他の変形例としては、第3の電極を配設せ ずに、第1の第2導電型半導体層と第2の第2導電型半 導体層とを半絶縁性の低抗体で接続したものがある。

【0020】また、本発明の他の変形例としては、第1 の第2導電型半導体層を形成せず、第1導電型半導体層 に第1の主電極をショットキー接合させ、かつ第2の第 2導電型半導体層と上記ショットキー接合の部分(ショ 50 されず、オフ状態では第2のダイオードは順バイアスさ

ットキー接合面)とを交互に配列形成したものがある。 ここで、第2の第2導電型半導体層にガードリングとし ての第2導電型半導体層を設けても良い。

[0021]

【作用】本発明(請求項1)によれば、第1の主電極と 第2の主電極との間に順パイアス電圧を与えて、素子を オン状態にする場合に、第3の電極の下部の第1導電型 半導体層の表面にチャネルが誘起されない電圧、つま り、第1の第2導電型半導体層と第2の第2導電型半導 体層とが短絡されない電圧、例えば0 Vを第3の電極に 印加すれば、第2の第2導電型半導体層には電圧は印加

【0022】この結果、第1の第2導電型半導体層の実 効的なキャリアの注入効率は第1の第2導電型半導体層 のみで決定され、従来とは異なり、キャリアの注入効率 は高くならない。さらに、第2の第2導電型半導体層か **らのキャリアの注入も起こらない。したがって、オン状** 態においては、従来とは異なり、第1の第2導電型半導 体層の端部、第2の第2導電型半導体に電流は集中しな 20 Vi.

【0023】一方、第1の主電極と第2の主電極との間 に逆バイアス電圧を与えて、オン状態からオフ状態に切 り替える場合に、電極の下部の第1導電型半導体層の表 面にチャネルが誘起される電圧、つまり、第1の第2導 電型半導体層と第2の第2導電型半導体層とが短絡され る電圧、例えば0 V を第3の電極に印加すれば、第2の 第2導電型半導体層は、第3の電極、第2の第2導電型 半導体層、第1の第2導電型半導体層等により形成され るMOSFETのしきい値電圧に固定される。このしき い値電圧は、第1の主電極と第2の主電極との間の電圧 に比べて低い電圧である。

【0024】このため、第1の第2導電型半導体層の端 部にかかる横方向の電界は第2の第2導電型半導体層に よりシールドされ、第2の第2導電型半導体層の外側に 形成される強電界の影響を受けず、第1の第2導電型半 導体層の端部に形成される横方向の電界は弱いものとな

【0025】以上の結果、本発明によれば、オン状態で は接合終端部 (第1の第2導電型半導体層の端部、第2 40 の第2導電型半導体層) に電流は集中せず、オフ状態で は第1の第2導電型半導体層に形成される電界は弱いの で、オン状態からオフ状態に切り替えた時(逆回復時) に第1の第2導電型半導体層の端部、第2の第2導電型 半導体層が高電圧・高電流密度になることはなく、した がって、素子破壊は起こらず、従来よりも安全動作領域 は広くなる。

【0026】本発明(請求項2)によれば、オン状態で は第2のダイオードは逆バイアスされるので、第1の第 2 導電型半導体層と第2の第2 導電型半導体層とは短絡 れ、第2の第2導電型半導体層の電圧はほぼ第2のダイ オードのしきい値電圧に保たれる。

【0027】したがって、第2のダイオードは上記発明 (請求項1)の第3の電極等により形成されるMOSF ETと同様な働きをするので、上記発明(請求項1)と 同様な作用効果が生じる。

[0028]

【実施例】以下、図面を参照しながら実施例を説明す

(第1の実施例)図1は、本発明の第1の実施例に係る 高耐圧ダイオードの素子構造を示す断面図である。

【0029】図中、1は高抵抗のn型ベース層を示して おり、このn型ベース層1の表面にはp型エミッタ層4 が選択的に拡散形成されている。また、n型ベース層1 の表面にはp型エミッタ層4を囲むようにp型拡散層7 が形成されている。このp型拡散層7はp型エミッタ層 4に接していない。p型拡散層7の外側のn型ベース層 1の表面には高濃度のn型ストッパ層6が形成されてい る。

【0030】ととで、p型拡散層7の表面不純物濃度 は、p型エミッタ層4の実質的な表面不純物濃度よりも 高いことが好ましい。また、p型拡散層7の不純物総量 はp型エミッタ層4の実質的な不純物総量より多いこと が好ましい。

【0031】さらにまた、p型拡散層7はp型エミッタ 層4よりも深いほうが好ましい。一方、n型ベース層1 の裏面にはn型エミッタ層2が形成されている。このn 型エミッタ層2にはカソード電極3が設けられている。 また、p型エミッタ層4にはアノード電極5が設けられ ている。

【0032】また、p型エミッタ層4とp型拡散層7と の間のn型ベース層1上には絶縁膜8を介して電極10 が配設され、p型エミッタ層4とp型拡散層7とを選択 的に短絡するMOSゲート構造(pチャネルMOSFE T)が形成されている。

【0033】 ここで、絶縁膜8は熱酸化膜であることが 好ましい。また、絶縁膜8は0.5μm以下の膜厚であ ることが好ましい。また、電極10はアノード電極5と 一体的に形成されたものである。言い換えれば、アノー ド電極5はp型エミッタ層4からはみだして形成され、 とのはみだした部分が第3の電極として用いられる。

【0034】なお、p型エミッタ層4の周囲全てに上記 MOSゲート構造を形成する必要はない。このように構 成された高耐圧ダイオードに順バイアス電圧を与えると 素子はオン状態になり、アノード・カソード間に電流が 流れる。とのとき、pチャネルMOSFETはp型拡散 層7の電圧が低いためオフ状態となるので、p型エミッ タ層4とp型拡散層7とは短絡されず、p型拡散層7に は電流が流れない。

が起こらない。したがって、オン状態においては、従来 とは異なり、接合終端部(p型エミッタ層4の端部、p 型拡散層7)に電流 [は集中しない。

【0036】このような状態において、逆バイアス電圧 を与えて、オン状態からオフ状態に切り替えると、電極 10に対してp型拡散層7の電圧が、電極10の下部に p型チャネルが誘起され、pチャネルMOSFETがオ ン状態となる電圧(pチャネルMOSFETのしきい値 電圧)に固定される。すなわち、pチャネルMOSFE 10 Tはソースホロワであるので、p型拡散層7の電位は、 p チャネルMOSF E Tのしきい値電圧に固定される。 【0037】図2にオフ状態の素子内の電界の様子を示 す。図中、9はp型チャネルを示している。 p型拡散層 7および n型ストッパ層6には横方向の成分が大きい電 界E2, E3が形成され、一方、p型エミッタ層4の端 部には横方向の成分が小さい電界E1が形成される。

【0038】これはオフ状態ではp型エミッタ層4とp 型拡散層7とが短絡し、p型拡散層7の電位が低電圧で あるしきい値電圧(例えばソース・ドレイン間の電圧は 20 数千Vであるがしきい値電圧は4V程度である) に保た れる結果、横方向の電界に対してp型エミッタ層4がp 型拡散層7によりシールドされ、大きい電界E2の影響 を受け難くなるからである。

【0039】オン状態では接合終端部(p型エミッタ層 4の端部、p型拡散層7) に電流は集中せず、そして、 オフ状態ではp型エミッタ層4の端部に形成される電界 E1は弱いので、オン状態からオフ状態に切り替えた時 (逆回復時) にp型エミッタ層4の端部が高電圧・高電 流密度になることはない。

【0040】一方、オフ状態でp型エミッタ層4と反対 30 側のp型拡散層7の端部に高い電界E2は形成されるも のの、オン状態で電流が流れないので、逆回復時にp型 拡散層7が高電圧・高電流密度になることはない。

【0041】したがって、本実施例によれば、逆回復時 に接合終端部が高電圧・高電流密度の状態になることは ないので、素子破壊は起とらず、従来よりも安全動作領 域が広くなる。

【0042】図13を用いて絶縁膜8の膜厚T。とp型 エミッタ層4からp型拡散層7までの距離しとの好まし 40 い関係について説明する。p型拡散層7に加わる電位を V、p型拡散層7に加わる水平方向電界をE_nとする と、 $E_n = V/L$ となる。

【0043】十分な耐圧を確保するためには、E。< 0. 1 Ev であることが好ましい。ここで、Ev はp型 拡散層7に加わる垂直方向電界を示している。電位Vは 簡単なモデルで、 $V = T_a \cdot E_a = T_a \cdot \epsilon_b \cdot E_v$ ε 。と表せられる。ここで、E。は絶縁膜8に加わる電 界、 ε 。はn型ベース層1の誘電率、 ε 。は絶縁膜の誘 電率を示している。

【0035】このため、p型拡散層7からの正孔の注入 50 【0044】したがって、不等式E, <0.1E, は、

 $T_a \cdot \epsilon_b \cdot E_v / (L \cdot \epsilon_a) < 0.1 E_v \ge t_a t_b$ この式により、L>10・ ϵ 。・T。/ ϵ 。が得られ る。ここで、n型ベース層1の材料がシリコン、絶縁膜 8の材料が酸化シリコンである場合には、 $10 \cdot \varepsilon_{s}$ ・ T。 $\angle \varepsilon$ 。はほぼ30T。となる。よって、耐圧を確保 するにはLは30丁。より大きいことが望ましい。

(第2の実施例) 図3は、本発明の第2の実施例に係る 髙耐圧ダイオードの素子構造を示す断面図である。な お、以下の実施例の図において前出した図と対応する部 分には前出した図と同一符号を付してあり、詳細な説明 10 は省略する。

【0045】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、p型エミッタ層4の表面にn型 拡散層11を選択的に形成して、p型エミッタ層4の正 孔注入効率を小さくすることにより、素子の高速化を図 ったことにある。

【0046】本実施例によれば、第1の実施例と同様 に、逆回復時に接合終端部が高電圧・高電流密度の状態 になることはないので、n型拡散層11が存在しても、 n型拡散層 11、p型エミッタ層 4 およびn型ベース層 20 1からなる寄生トランジスタが動作するために必要なべ ース電流が流れない。したがって、寄生トランジスタが 動作するという問題は生じない。

(第3の実施例)図4は、本発明の第3の実施例に係る 高耐圧ダイオードの素子構造を示す断面図である。

【0047】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、アノード電極5がp型エミッタ 層4にショットキー接合され、pn接合ではなくショッ トキー接合によりダイオードが形成されていることにあ る。

【0048】従来のショットキーダイオードの場合、p 型拡散層7がアノード電極5に接するように形成されて いるため、素子の安全動作領域が狭くなり、さらにショ ットキーダイオードの特徴である高速逆回復特性も劣化 する問題がある。

【0049】しかし、本実施例によれば、オン状態では アノード電極5とn型ベース層1との界面(ショットキ 一接合面)とp型拡散層7とは短絡されず、オフ状態で はこれらが短絡されるので、オン状態では電流はショッ トキー接合面を通り、p型拡散層7に電流は集中しな い。したがって、先の実施例と同様に、安全動作領域は 広くなり、逆回復特性も改善される。

(第4の実施例) 図5は、本発明の第4の実施例に係る 髙耐圧ダイオードの素子構造を示す断面図である。

【0050】本実施例の高耐圧ダイオードが第3の実施 例のそれと異なる点は、アノード電極5の端部、言い換 えれば、アノード電極5と電極10との境界部に浅いp 型拡散層14を形成することにより、オフ状態における アノード電極5の角からのリーク電流を抑制することに ある。

【0051】なお、浅いp型拡散層13の大きさは、オ ン状態のときに正孔の注入が生じない程度にすることが

(第5の実施例)図6は、本発明の第5の実施例に係る 高耐圧ダイオードの素子構造を示す断面図である。

【0052】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、アノード電極5とp型拡散層7 とを選択的に短絡するpチャネルMOSFETを接合終 端部ではなく、素子領域内に形成したことにある。

【0053】本実施例によれば、pチャネルMOSFE Tが接合終端領域の電界集中の影響を受けなくなるの で、p型拡散層7の電位がより安定し、本発明の効果を さらに高めることができる。

(第6の実施例)図7は、本発明の第6の実施例に係る 髙耐圧ダイオードの素子構造を示す断面図である。

【0054】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、pチャネルMOSFETではな く、ダイオード7によりアノード電極5とp型拡散層7 とを選択的に短絡することにある。ダイオード7は例え ばポリシリコンなどで形成する。

【0055】ダイオード7のアノード側はp型拡散層7 に接続され、カソード側はアノード電極5に接続されて いる。この結果、オン状態ではダイオード14は逆バイ アスされるので、p型エミッタ層4とp型拡散層7とは 短絡されず、オフ状態ではダイオード14は順バイアス され、p型拡散層7の電圧はほぼダイオード14のしき い値電圧に保たれる。

【0056】したがって、ダイオード14は第1の実施 例の電極10により形成されるpチャネルMOSFET 30 と同様な働きをするので、第1の実施例と同様な効果が

【0057】なお、本実施例では1つのダイオードの個 数を用いたが、複数のダイオードを順方向に直列に接続 したものを用いても良い。

(第7の実施例)図8は、本発明の第7の実施例に係る 髙耐圧ダイオードの素子構造を示す断面図である。

【0058】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、素子端部はテーパ状にカットさ れ、p型拡散層7は接合終端領域の端部にまで形成され ていることにある。すなわち、本実施例では、n型スト 40 ッパ層6の代わりにベベル構造により耐圧を高めている ことにある。

(第8の実施例)図9は、本発明の第8の実施例に係る 髙耐圧ダイオードの素子構造を示す断面図である。

【0059】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、n型ベース層1の表面にp型リ サーフ層18をp型拡散層7に接して形成したことにあ る。本実施例によれば、p型リサーフ層18によりp型 拡散層7の電界集中が緩和され、第1の実施例よりもさ 50 らに耐圧を改善できる。

10

(第9の実施例) 図10は、本発明の第9の実施例に係 る髙耐圧ダイオードの素子構造を示す断面図である。

【0060】本実施例の高耐圧ダイオードが第1の実施 例のそれと異なる点は、n型ベース層1の表面にp型ガ ードリング層19を形成したことにある。本実施例によ れば、p型ガードリング層19によりp型拡散層7の電 界集中が緩和され、第1の実施例よりもさらに耐圧を改 善できる。

(第10の実施例) 図11は、本発明の第10の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ る。

【0061】本実施例の特徴は、SIPOS等の半絶縁 性部材20によりp型エミッタ層4とp型拡散層7とを 接続することにより、pチャネルMOSFETと同様な 効果を狙ったことにある。なお、図中、15は絶縁膜を 示している。

【0062】オン状態ではアノード・カソード間は導通 状態になるので、アノード・カソード間の抵抗は半絶縁 性部材20よりも低くなる。したがって、電流はほとん どアノード・カソード間を流れ、半絶縁性部材20にほ 20 とんど電流は流れないので、p型拡散層7とp型エミッ タ層4とは実質的に短絡されない。

【0063】一方、オフ状態ではアノード・カソード間 にはほとんど電流は流れず、半絶縁性部材20に流れる のはリーク電流である。つまり、半絶縁性部材20に流 れる電流は微小な電流である。したがって、半絶縁性部 材20に生じる電圧降下は小さく、半絶縁性部材20の 電圧は低いものとなる。

【0064】したがって、半絶縁性部材20は第1の実 施例の電極10により形成されるpチャネルMOSFE Tと同様な働きをするので、第1の実施例と同様な効果 が得られる。

【0065】なお、本実施例の場合、p型拡散層7は必 ずしも必要ではなく、p型拡散層7が無い場合には絶縁 膜15は不要になる。本実施例によれば、簡単な構造で p チャネルMOSF E Tを形成した場合と同様な効果を 得ることが可能である。

(第11の実施例)図12は、本発明の第11の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ る。

【0066】本実施例の高耐圧ダイオードが第10の実 施例のそれと異なる点は、半絶縁性部材20の代わりに 浅いp型拡散層22によりp型エミッタ層4とp型拡散 層7とを接続したことにある。本実施例でも、第10の 実施例と同様な効果が得られる。

(第12の実施例) 図14は、本発明の第12の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ る。

【0067】本実施例の特徴は、図1のp型拡散層7を

層7の外側にさらにp型拡散層7aを形成するととも に、p型拡散層7にp型拡散層7aにまで延びたフロー ティング電極17を設けたことにある。

【0068】本実施例によれば、より広い領域にわたっ て電位を固定できるので、第1の実施例の効果をより高 くできる。

(第13の実施例) 図15は、本発明の第13の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ る。

【0069】本実施例では、p型拡散層7およびショッ トキー接合面が配列交互に形成された構造となってお り、図4の高耐圧ダイオードの構造、つまり、p型拡散 層7がショットキー接合面の周りをリング状に囲む構造 とは異なる。 p型拡散層 7 およびショットキー接合面の 形状は例えばストライブ状である。

【0070】本発明者等の研究によれば、このような構 造であれば、オフ状態には図15に示すようような等電 位線Ea、Eb、Ecが形成され、ショットキー接合面 の下部の電界密度は低いものとなることが分かった。

【0071】したがって、本実施例によれば、ショット キー接合面における縦方向の電界密度を緩和できるの で、ショットキーバリアの低下によるリーク電流を低減 できる。また、リーク電流を低減できる分だけ、従来よ りも高温動作が可能となる。なお、第1~第12の実施 例では横方向の電界密度を緩和している。

(第14の実施例) 図16は、本発明の第14の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ

【0072】本実施例の高耐圧ダイオードが第13の実 施例のそれと異なる点は、p型拡散層7をトレンチ構造 にしたことにある。すなわち、n型ベース層1の表面に トレンチ溝を形成し、このトレンチ溝内にp型不純物を 含んだ多結晶シリコン層などの p 型半導体層 7 a を埋め 込んだことにある。

【0073】本実施例でも、第13の実施例と同様に、 ショットキー接合面の下部の電界密度は低いものとなる ので、リーク電流の改善や、高温動作が可能となる。

(第15の実施例) 図17は、本発明の第15の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ

【0074】本実施例の高耐圧ダイオードが第14の実 施例のそれと異なる点は、p型半導体層7aとアノード 電極5とを選択的に短絡するp チャネルMOSFETを p型半導体層7aとは離れた部分あるいはp型半導体層 7 a の一部分にのみ形成したことにある。

【0075】本実施例によれば、pチャネルMOSFE Tを必ずしもp型半導体層7aのまわり全てに形成する 必要はないので、素子形成が容易になる。

(第16の実施例)図18は本発明の第16の実施例に 多段構造にしたことにある。すなわち、図1のp型拡散 50 係る高耐圧ダイオードの平面図、図19は図18の高耐

40 る。

10

圧ダイオードのA-A´断面図、図20は図19のB-B´断面斜視図である。この高耐圧ダイオードはアノー **ド電極5がn型ベース層1にショットキー接合されたシ** ョットキータイプのものである。

【0076】本実施例の高耐圧ダイオードが図15に示 した第13に実施例のそれと異なる点は、各p型拡散層 7に接続された埋め込みp型層13を設けたことにあ る。この埋め込みp型層13はショットキー接合面にか かる縦方向の電界を低くする。埋め込み p型層13は高 密度に形成できるため、ショットキー接合界面にかかる 縦方向の電界密度は第13の実施例のそれよりも低くで きる。また、ショットキー接合面積を十分に取れるた め、素子の有効面積を前の実施例に比べて広くできる。 したがって、第13の実施例の効果をさらに高めた高耐 圧ダイオード (ショットキーダイオード) が得られるよ うになる。

(第17の実施例) 図21は、本発明の第17の実施例 に係る高耐圧ダイオードの素子構造を示す断面図であ る。

【0077】本実施例の特徴は、SOI (Semiconducto 20 r On Insulator) 基板を用いて図1の素子構造を横型に したことにある。SOI基板は支持基体21とSOI絶 縁膜22とn型ベース層(SOI半導体膜)23により 形成されている。支持基体21は無くても良い。通常、 SOI絶縁膜22はシリコン酸化膜、SOI半導体膜1 はシリコン膜であるが、それぞれに他の絶縁膜、他の半 導体膜を用いても良い。

【0078】また、本実施例では、p型拡散層7とその 外側のn型ベース層 1 との界面を含む p型拡散層 7 およ びn型ベース層1上に絶縁膜24を介して電極10およ びアノード電極5と一体的に形成された耐圧を高めるた めのフィールドプレート電極25を配設している。

(第18の実施例) 図22は、本発明の第18の実施例 に係る横型 I G B T の素子構造を示す断面図である。図 22(a)は非IGBT部分を示す断面図であり、図2 2 (b) は I G B T 部分を示す断面図である。基本的に は全ての部分を図22(b)に示す素子構造にしても良 430

【0079】図中、32、26、27、28、29はそ れぞれ IGBTの構成する p型ドレイン層、n型バッフ 40 ァ層、n型ベース層(n型ドリフト層)、p型ベース 層、n型ソース層を示している。

【0080】図22(b)に示すように、ソース電極3 0はp型ベース層28およびn型ソース層29の両方に コンタクトしている。p型ドレイン層24にはドレイン 電極31が設けられている。

【0081】n型ソース層29からp型拡散層7にまた がる領域上には絶縁膜8を介して電極10が配設されて いる。この電極10はIGBTのn型ソース層29とn 型ベース層27とを選択的に短絡するためのnチャネル 50 【0090】したがって、オン状態からオフ状態に切り

MOSFETと今まで説明したpチャネルMOSFET とを形成する。また、電極10はフィールドプレート電 極23とは一体的に形成されているが、ソース電極30 とは図示しない絶縁膜により絶縁され、一体的には形成 されていない。

【0082】また、図22(a)に示すように、部分的 には、n型ソース層29が形成されていない領域、つま り、IGBTが形成されていない領域が設けられてお り、この領域ではソース電極30、電極10およびフィ ールドプレート電極23は一体的に形成されている。 【0083】ターンオン時にはソース電極30、電極1 0にドレインに対して正の電圧を印加する。この結果、 上記nチャネルMOSFETがオン状態となりn型ソー ス層29とn型ベース層27とが短絡して導電変調が起 こり、素子はオン状態となる。

【0084】このとき、上記pチャネルMOSFETは オン状態にならないので p型拡散層 7 と p型ベース層 2 8とは短絡されない。したがって、第1の実施例と同様 にオン状態では電流の集中は起こらない。

【0085】一方、ターンオフ時にはソース電極30、 電極10にドレインに対して負の電圧を印加する。この 結果、上記nチャネルMOSFETがオフ状態となりn 型ソース層29からn型ベース層27への電子注入が停 止して、素子はオフ状態となる。

【0086】このとき、上記pチャネルMOSFETは オン状態になるのでp型拡散層7とp型ベース層28と が短絡し、第1の実施例と同様に、p型ベース層28の 端部には弱い電界が形成され、さらにオン状態では電流 の集中が起こらないので、従来よりも安全動作領域は広 30 くなる。

【0087】さらに、本実施例では「GBTが形成され ていない領域、つまり、オフ時にp型拡散層7とp型べ ース層28とを選択的に短絡するためだけの領域を形成 している。この領域ではIGBTの影響を受けずに済む ので、p型拡散層7の電位を確実に低レベルに固定で き、第1の実施例と同様な効果を確実に得ることができ る。

【0088】なお、本発明は上述した実施例に限定され るものではない。例えば、上記実施例では、電極10を 接合終端領域に形成したが、接合終端領域以外の素子領 域部分内に形成しても良い。すなわち、ショットキー接 合面とp型拡散層7とを選択的に短絡するp型MOSゲ ートを素子領域に形成しても良い。その他、本発明の要 旨を逸脱しない範囲で、種々変形して実施できる。 [0089]

【発明の効果】以上詳述したように本発明によれば、オ ン状態では第1の第2導電型半導体層および第2の第2 導電型半導体層に電流は集中せず、オフ状態では第1の 第2 導電型半導体層の端部に強い電界は形成されない。

替えた場合に、第1の第2導電型半導体層および第2の 第2 導電型半導体層が高電圧・高電流密度になることが ないので、従来よりも安全動作領域は広くなる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図2】図1の高耐圧ダイオードのオフ状態時の素子内 の電界の様子を示す図

【図3】本発明の第2の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図4】本発明の第3の実施例に係る髙耐圧ダイオード の素子構造を示す断面図

【図5】本発明の第4の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図6】本発明の第5の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図7】本発明の第6の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図8】本発明の第7の実施例に係る髙耐圧ダイオード の素子構造を示す断面図

【図9】本発明の第8の実施例に係る高耐圧ダイオード の素子構造を示す断面図

【図10】本発明の第9の実施例に係る高耐圧ダイオー ドの素子構造を示す断面図

【図11】本発明の第10の実施例に係る高耐圧ダイオ ードの素子構造を示す断面図

【図12】本発明の第11の実施例に係る高耐圧ダイオ ードの素子構造を示す断面図

【図13】絶縁膜の膜厚T。とp型エミッタ層からp型 拡散層までの距離Lとの好ましい関係を説明するための 30

【図14】本発明の第12の実施例に係る髙耐圧ダイオ ードの素子構造を示す断面図

【図15】本発明の第13の実施例に係る高耐圧ダイオ ードの素子構造を示す断面図

【図16】本発明の第14の実施例に係る髙耐圧ダイオ ードの素子構造を示す断面図

【図17】本発明の第15の実施例に係る髙耐圧ダイオ ードの素子構造を示す断面図

【図18】本発明の第16の実施例に係る髙耐圧ダイオ 40 30…ソース電極 ードの平面図

【図19】図18の髙耐圧ダイオードのA-A´断面図 【図20】図18の高耐圧ダイオードのB-B´断面斜

視図

【図21】本発明の第17の実施例に係る高耐圧ダイオ ードの素子構造を示す断面図

【図22】本発明の第18の実施例に係る横型 I G B T の素子構造を示す断面図

【図23】従来の高耐圧ダイオードの素子構造を示す断 面図

【図24】図23のダイオードの素子部および接合終端 部における電流密度Jとアノード・カソード間の電圧V 10 との関係を示す特性図

【符号の説明】

1…n型ベース層 (第1導電型半導体層)

2…n型エミッタ層

3…カソード電極(第2の主電極)

4…p型エミッタ層(第1の第2導電型半導体層)

5…アノード電極(第1の主電極)

6…n型ストッパ層

7…p型拡散層(第2の第2導電型半導体層)

8…絶縁膜

20 9…p型チャネル

10…電極 (3第の電極)

11…n型拡散層

12…埋め込みp型層

13…浅いp型拡散層

14…ダイオード (第2のダイオード)

15…絶縁膜

17…フローティング電極

18…p型リサーフ層

19…p型ガードリング層

20…半絶縁性部材

21…支持基体

22…SOI 絶縁膜

23…n型ベース層(SOI半導体膜)

24…絶縁膜

25…フィールドプレート電極

26…n型バッファ層


27…n型ベース層(n型ドリフト層)


28…p型ベース層

29…n型ソース層


31…ドレイン電極

32…p型ドレイン層







【図15】




【図18】




【図19】





【図23】



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成13年4月13日(2001.4.13)

【公開番号】特開平8-293618

[公開日] 平成8年11月5日(1996.11.5)

【年通号数】公開特許公報8-2937

[出願番号] 特願平7-95499

【国際特許分類第7版】

H01L 29/861

[FI]

H01L 29/91

D

【手続補正書】

【提出日】平成12年3月15日(2000.3.1

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】第1導電型半導体層と、

との第1導電型半導体層の表面に選択的に形成され、前 記第1導電型半導体層とともにダイオードを構成する第 1の第2導電型半導体層と、

前記第1導電型半導体層の表面に前記第1の第2導電型 半導体層に接しずに前記第1の第2導電型半導体層を囲 むように形成された第2の第2導電型半導体層と、

前記第1の第2導電型半導体層に設けられた第1の主電 極と、

前記第1導電型半導体層に設けられた第2の主電極と、 前記第1の第2導電型半導体層と前記第2の第2導電型 半導体層との間の前記第1導電型半導体層上に絶縁膜を 介して配設された第3の電極とを具備してなることを特 徴とする高耐圧半導体素子。

【請求項2】前記第3の電極は、前記第1の主電極と電 気的に接続されていることを特徴とする請求項1に記載 の高耐圧半導体素子。

【請求項3】前記第3の電極は、前記第1の主電極と一 体的に形成されていることを特徴とする請求項1に記載 の高耐圧半導体素子。

【請求項4】第1導電型半導体層と、

との第1導電型半導体層の表面に選択的に形成され、前 記第1導電型半導体層とともに第1のダイオードを構成 する第1の第2導電型半導体層と、

前記第1導電型半導体層の表面に前記第1の第2導電型 半導体層に接しずに前記第1の第2導電型半導体層を囲 むように形成された第2の第2導電型半導体層と、

前記第1の第2導電型半導体層に設けられた第1の主電

前記第1導電型半導体層に設けられた第2の主電極と、 アノード側が前記第2の第2導電型半導体層に接続さ れ、カソード側が前記第1の主電極に接続された第2の ダイオードとを具備してなることを特徴とする髙耐圧半 導体素子。

【請求項5】前記絶縁膜の厚さは、0.5μm以下であ ることを特徴とする請求項1または請求項4に記載の高 耐圧半導体素子。

【請求項6】前記第1の第2導電型半導体層と前記第2 の第2導電型半導体層との距離は、前記絶縁膜の厚さの 30倍以上であることを特徴とする請求項1または請求 項4に記載の高耐圧半導体素子。

【請求項7】前記絶縁膜は、熱酸化膜であることを特徴 とする請求項1または請求項4に記載の高耐圧半導体素 子。

【請求項8】前記第2の第2導電型半導体層は、前記第 1の第2導電型半導体層よりも深く形成されていること を特徴とする請求項1または請求項4に記載の高耐圧半 導体素子。

【請求項9】前記第2の第2導電型半導体層の表面不純 物濃度は、前記第1の第2導電型半導体層の実質的な表 面不純物濃度よりも高いことを特徴とする請求項1また は請求項4に記載の高耐圧半導体素子。

【請求項10】前記第2の第2導電型半導体層の不純物 総量は、前記第1の第2導電型半導体層の実質的な不純 物総量よりも多いことを特徴とする請求項1または請求 項4に記載の高耐圧半導体素子。

【請求項11】前記第2の第2導電型半導体層は、前記 第1 導電型半導体層の表面に拡散形成されたもの、また は前記第1導電型半導体層の表面に埋込み形成されたも のであることを特徴とする請求項1または請求項4に記 載の高耐圧半導体素子。

THIS PAGE BLANK (USPTO)